1、执行Block level和TOP level的芯片设计实现工作,包括Synthesis DFT LEC CLP STA等;
2、负责SOC DFT Spec规划以及DFT相关的Timing PowerIR问题等;
3、参与SOC构架设计讨论,并与前端工程师合作解决CDC SDC Timing等问题;
4、负责对后端的数据交付,并于后端工程师合作进行Timing Signoff等工作;
5、负责与TEPE的数据对接,完成DFT和Analog Test相关的ATE测试向量交付,CPFT debug,test diagnosis以及yield improvement;
6、分析和优化产PPA(PowerPerformanceArea);
7、其他相关工作内容。
专业技能要求
1、电子,通信,计算机等相关专业,3年以上工作经验;
2、具有良好的数字电路基础,较强的电路设计和调试能力;
3、熟悉 Verilog、CC、Matlab 等语言,熟悉 Perl、Python、TCL 等脚本语言;
4、熟悉 AXI,AHB 和 APB 总线协议,熟悉 UART、I2C、SPI、I2S 等低速模块;
5、熟悉 Verdi、Spyglass、PowerArtist、VCS、DC 等 EDA 工具;
6、学习能力强、良好的沟通能力和团队合作精神。
深圳市南山区侨香路